A Multi-Core Debug Platform for NOC-Based Systems
ieeexplore.ieee.org/iel5/4211748/4211749/
개괄적인 내용만을 이해한 듯 하며 나름 정리를 해본다. 먼저 NOC(Network-On-Chip)란 기존의 SOC의 next generation version이라고 설명할 수 있을 것이다. SOC에서 내부 bus의 사용이 data별로 지정이 되어 있었다면 NOC에서는 network line과 같이 모든 data가 모든 경로를 이용할 수 있다. 그리고 chip 내부에는 network router가 있어 이에 대한 제어를 하게 된다.
먼저 기존의 JTAG방식에 대한 문제점을 지적한다. JTAG은 capturing shapshot방식을 가진다. 즉, 순간의 상황을 담아 저장하게 되는 것이다. 하지만 이러한 방법으로는 multi-core 내부의 다양한 register, network interface를 통해 건네지는 data의 상태를 깊숙하게 분석하여 파악할 수 없다고 지적한다. 그리고 이러한 내부 정보를 계속적으로 monitoring할 수 있는 방안이 필요하다고 얘기한다.
다음과 같은 제안을 한다. 먼저 다음의 준비가 필요하다고 설명한다.
As the proposed solution utilizes NoC connections to transfer debug commands and debug data, the NoC needs to be over-designed to accommodate the debug traffic.
즉, debugging을 위한 별도의 over-design이 필요한 것이다. 다음은 over-design의 내역을 알아보겠다.
논문에서는
- core-level debug probes in between the CUDs and their network interfaces 와 system-level debug agent controlled by an off-chip multi-core debug controller 를 소개한다. 쉽게 설명하면 전자는 NOC chip 내부에 들어가는 probe이고 후자는 chip 바깥에 위치한다. 그리고 후자를 매개로 user layer의 debug software가 위치하게 된다.(Figure 1참조)
다음은 관련 인용이다.
By building connections between multiple debug probes and a system-level debug agent connected to the chip-level JTAG interface, the proposed architecture provides concurrent debug access to multiple cores and their transactions.