A UML Virtual Machine for Embedded Systems

http://jerry.c-lab.de/~wolfgang/isng05.pdf

 

본 논문은 UML2.0기반 설계에서 자동 수행까지의 모델을 설명한다. 제목과 같이 VM machine기반 byte code를 생성하기 때문에 target에 independent하면서도 바로 실행이 가능한 모델 설계가 가능하다고 설명한다. 필요한 diagram은 세가지이다.

- state transition diagram

- sequence diagram

- class diagram

논문은 STD(state transition diagram) 그리고 SD(sequence diagram)에 대해서 구체적으로 설명한다.(class diagram은 protype의 확인을 위해서만 필요하기에 그리 중요한 문제가 아니라고 설명한다.) STD는 UVM(UML2.0 Virtual Machine)에 의해서 수행이 가능하다. SD는 UVM에서 동작할 수 있는 byte code로 변환이 된 후에 수행이 된다. STD와 SD의 관계는 다음과 같이 설명된다. STD의 각각의 state는 하나 이상의 activity를 가지게 되고 각 activity들은 SD로 표현이 가능하다. 때문에 STD와 SD간의 integration이 필요하고 이를 위한 interface설계가 필요하다. 논문에서는 간단하게 message tag로 diagram이 전환된다는 것을 표기하였다.

 

전체적인 개요는 이해를 한 듯 하지만 자세하게는 잘 모르겠다... 본 논문에서 눈여겨 본 것은 model 기반 byte code를 생성하는 것과 이에 대한 VM machine을 고안한 것이었다.